三星公布7nm EUV技术细节：年底预试产、栅极间距54nm

　　本周在火奴鲁鲁举行的VLSI(超大规模集成电路)研讨会上，三星首次分享了基于EUV技术的7nm工艺细节。

　　EUV在半导体领域的应用已经研发了将近30年之久，终于在2018年看到曙光，三星称风险试产年底启动。考虑到风险试产到最终量产大约要维持1年的时间，所以年底和明年初的Exynos和骁龙芯片将暂时无缘7nm EUV。

　　三星此前已经透露，和高通在合作10nm的改良版8nm，传言首发会是骁龙730。

　　回到三星的7nm EUV(极紫外光刻)，就是使用波长13.5nm的紫外线(波长范围是10~400nm)取代现在的193nm ArF(氟化氩)浸没式光刻，从而使得晶体管更加精密。

　　ArF光刻机ASML(阿斯麦)和尼康都可以造，但是功率250W的EUV光刻机，全球就只有ASML(阿斯麦)提供的NXE-3400。

　　技术指标方面，三星7nm EUV的栅极间距是54nm，鳍片间距是27nm，前者居然只是Intel 10nm的水平。

　　相较目前10nm LPP的骁龙845、Exynos 9810，三星7nm EUV的芯片面积将缩小40%。

　　不过，三星称，新工艺晶体管的性能将比去年首秀时最多提升20%，功耗最多下降50%。

　　另外，7nm EUV的好处还在于，比多重曝光的步骤要少，也就是相同时间内的产量将提升。当然，这里说的是最理想的情况， 比如更好的EUV薄膜以减少光罩的污染、自修正机制过关堪用等。三星称，7nm EUV若最终成行，将被证明是成本更优的方案。

　　如今，三星已经生产出基于7nm EUV的SRAM测试芯片，容量256Mb，大小0.0262平方微米。三星还透露，基于7nm的四核CPU、6核GPU都可以功能化运行了。

　　对手方面，台积电号称已经投产第一代7nm CLN7FF，性能提升30%，功耗降低60%。不过，EUV需要等到CLN7FF+时导入，所以理论上苹果A12无缘。

　　GF的7nm LP指标是栅极间距56nm，鳍片间距30nm，性能提升40%，功耗降低55%，预计将用在AMD Zen2处理器上。