DARPA与美大学与公司合作:投15亿美元重塑芯片业

　　7月25日消息，据TechCrunch报道，美国国防部下属研究机构——美国国防高级研究计划局(DARPA)正在举办“电子产业复兴计划”(Electronics Resurgence Initiative)，旨在通过资助业内潜力巨大但未经证实的新想法，帮助重塑芯片技术行业。

　　DARPA计划在未来几年中在这方面花费高达15亿美元，其中大约7500万美元今天被指定给几个新的合作伙伴。“电子产业复兴计划”是DARPA于去年推出的，自从那时起，它已经向全美大学和研究实验室中征求了建议，并最终确定了选择资助的几个对象。

　　DARPA“电子复兴计划”的合作伙伴和参与者很多，包括麻省理工学院(MIT)、斯坦福大学(Stanford)、普林斯顿大学(Princeton)、耶鲁大学(Yale)、加州大学、IBM、英特尔(Intel)、高通(Qualcomm)以及多个国家实验室(National Labs)等等。每个机构通常参与六个子程序之一，而每个子程序都有自己的首字母缩略词：

　　1)软件定义硬件(SDH)——计算通常在通用处理器上完成，但是特殊的处理器可以更快地完成任务。问题是，这些“应用专用集成电路”(ASIC)的创建既昂贵又耗时，而SDH是“基于正在处理的数据可以实时重新配置的硬件和软件”;

　　2)特定领域的芯片系统(DSSoC)——这与SDH有关，但它主要是在自定义芯片(例如，图像识别或消息解密)和通用芯片之间找到正确的平衡。DSSoC旨在创建“单一可编程框架”，让开发人员可以轻松地混合和匹配ASIC、CPU以及GPU等部件;

　　3)电子硬件智能设计(IDEA)——在相关的说明上，创建这种芯片的实际物理布线布局是个非常复杂和专业的过程。IDEA希望将设计芯片的时间从一年缩短到一天，“以开创国防部硬件系统24小时设计周期的时代。”在理想情况下，这个过程甚至不需要人类参与。但毫无疑问，专家们会审查最终的设计;

　　4)Posh开源硬件(POSH)——POSH计划创建开源的片上系统(SoC)设计和验证生态系统(包括技术、方法和标准)，以使超复杂的SoC设计更具成本效益。使复杂SoC设计门槛降低的新工具将为特定用途的设计开辟创新领域新纪元，主要体现为开源软件在应用层面的创新;

　　5)三维单片片上系统(3DSoC)——将处理器和芯片连接到中央存储器和执行系统的标准模型会导致严重的瓶颈，所以3DSoC的目标是将所有东西合并成一个栈(即3D部分)，并“集成逻辑、内存和输入输出(I/O)元素，以大大缩短(超过50倍)计算时间，同时使用更少的功率。”

　　6)新型计算需求基础(FRANC)——处理器的“标准模型”加上短期和长期记忆被称为冯·诺依曼架构(Von Neumann architecture)，它是以该计算技术和理论的创始人名字命名的，几乎所有的计算都是这样完成的。但DARPA认为，现在是时候超越这一点了，用“新的材料和集成方案”创建“新颖的计算拓扑”，以消除或减少数据移动的方式处理数据。正如你所能看到的，这是一部科幻小说，但如果我们不试图逃离冯·诺依曼的束缚，他将永远主宰我们。

　　正如你所看到的，这些都是极具雄心的想法，但不要奢望DARPA将这些研究人员联合起来，立即就能创造出有用的东西。国防部是基础科学的坚定支持者，无数基础研究都是由空军、DARPA或其他准军事机构资助的。因此，可以把这个项目看作是美国试图在某些重要领域刺激创新的举动，而这些领域也恰好具有军事意义。

　　DARPA的一位代表解释说，在这些项目下，有7500万美元用于资助各种项目，不过具体情况直到最后才会确认。这是2018财年的资助金额，根据不同项目的优点和要求，可能会增加更多款项。这一切都来自于对整个ERI的15亿美元预算。ERI峰会正在进行中，参与者和DARPA代表分享信息，交换意见和设定期望。毫无疑问，明年峰会将再次召开，届时将有更多项目入选。